verilog设计,云南佳惠教育信息咨询有限公司
b_reg;wirea_in,counter};inputadd;//为1时加操作inputdec;//为1时减操作output[5:0]counter;reg[5:0]counter;always@(addanddec)beginif(add
verilog
b_reg;wirea_in,counter};inputadd;//为1时加操作inputdec;//为1时减操作output[5:0]counter;reg[5:0]counter;always@(addanddec)beginif(add